PCB 設計において、アナログ回路とデジタル回路の違いがこれほど大きいのはなぜでしょうか?

エンジニアリング分野におけるデジタル設計者とデジタル回路基板設計の専門家の数は絶えず増加しており、これは業界の発展動向を反映しています。デジタル設計への重点は電子製品に大きな発展をもたらしましたが、依然として存在しており、アナログや実環境とインターフェースする回路設計も常に存在します。アナログ分野とデジタル分野の配線戦略にはいくつかの類似点がありますが、より良い結果を得たい場合、それぞれの配線戦略が異なるため、単純な回路配線設計はもはや最適な解決策ではありません。

この記事では、バイパスコンデンサ、電源、グランド設計、電圧エラー、PCB 配線によって発生する電磁干渉 (EMI) の観点から、アナログ配線とデジタル配線の基本的な類似点と相違点について説明します。

バイパスコンデンサやデカップリングコンデンサを回路基板に追加し、それらの配置を決めることは、デジタル設計でもアナログ設計でも常識です。しかし興味深いことに、その理由は異なります。

アナログ配線設計では、通常、バイパスコンデンサは電源の高周波信号をバイパスするために使用されます。バイパスコンデンサを追加しないと、これらの高周波信号が電源ピンを介して敏感なアナログチップに侵入する可能性があります。一般的に、これらの高周波信号の周波数は、アナログデバイスの高周波信号抑制能力を超えています。アナログ回路でバイパスコンデンサを使用しないと、信号パスにノイズが発生し、深刻な場合には振動を引き起こす可能性があります。

アナログおよびデジタルPCB設計では、バイパスコンデンサまたはデカップリングコンデンサ（0.1μF）はデバイスのできるだけ近くに配置する必要があります。電源デカップリングコンデンサ（10μF）は、回路基板の電源ラインの入口に配置します。いずれの場合も、これらのコンデンサのピンは短くする必要があります。

図2の回路基板では、電源線とグランド線が別々の経路で配線されています。この不適切な連携により、回路基板上の電子部品や回路が電磁干渉の影響を受けやすくなります。

図3の単一パネルでは、回路基板上の部品への電源線とグランド線が互いに近接しています。この回路基板における電源線とグランド線の整合比は、図2に示すように適切です。これにより、回路基板内の電子部品および回路が電磁干渉（EMI）の影響を受ける確率は、679/12.8倍、つまり約54倍減少します。
　　
コントローラーやプロセッサーなどのデジタルデバイスにもデカップリングコンデンサが必要ですが、その理由は異なります。これらのコンデンサの機能の一つは、「小型」電荷バンクとして機能することです。

デジタル回路では、ゲート状態のスイッチングには通常、大きな電流が必要です。スイッチング時にチップ上でスイッチング過渡電流が発生し、回路基板を流れるため、追加の「予備」電荷を持つことは有利です。スイッチング動作時に十分な電荷がない場合、電源電圧が大きく変動します。電圧変動が大きすぎると、デジタル信号レベルが不確定な状態になり、デジタルデバイス内のステートマシンが誤動作する可能性があります。

回路基板のトレースを流れるスイッチング電流は電圧変化を引き起こしますが、回路基板のトレースには寄生インダクタンスが存在します。電圧変化は、以下の式で計算できます：V = LdI/dt。ここで、V = 電圧変化、L = 回路基板のトレースインダクタンス、dI = トレースを流れる電流変化、dt = 電流変化時間。
　　
したがって、さまざまな理由から、電源またはアクティブデバイスの電源ピンにバイパス（またはデカップリング）コンデンサを適用することが適切です。

電源コードとアース線は一緒に配線する必要があります

電源コードとアース線の位置は、電磁干渉の可能性を低減するために適切に調整されています。電源線とアース線が適切に調整されていない場合、システムループが形成され、ノイズが発生する可能性があります。

図2は、電源ラインとグランドラインが適切に整合されていないPCB設計の例です。この回路基板では、ループ面積は697cm²に設計されています。図3に示す方法を用いることで、回路基板上または基板外からの放射ノイズがループに電圧を誘導する可能性を大幅に低減できます。

アナログとデジタルの配線戦略の違い

▍グランドプレーンが問題

回路基板の配線に関する基本知識は、アナログ回路とデジタル回路の両方に当てはまります。基本的な経験則として、途切れのないグラウンドプレーンを使用することが挙げられます。この常識は、デジタル回路におけるdI/dt（電流の時間変化）効果を低減します。dI/dt効果はグラウンド電位を変化させ、アナログ回路にノイズを侵入させる原因となります。

デジタル回路とアナログ回路の配線技術は基本的に同じですが、1つの例外があります。アナログ回路にはもう一つ注意すべき点があります。それは、デジタル信号線とグランドプレーン内のループをアナログ回路からできるだけ離すことです。これは、アナロググランドプレーンをシステムグランド接続に個別に接続するか、アナログ回路を回路基板の遠端、つまり線路の終端に配置することで実現できます。これは、信号パスへの外部干渉を最小限に抑えるためです。

デジタル回路では、グランドプレーン上の大量のノイズを問題なく許容できるため、これを行う必要はありません。

図4（左）は、デジタルスイッチング動作をアナログ回路から分離し、回路のデジタル部分とアナログ部分を分離しています。（右）高周波と低周波は可能な限り分離し、高周波部品は回路基板のコネクタに近づける必要があります。

図5：PCB上で2つのトレースを近接して配置すると、寄生容量が形成されやすくなります。このような容量の存在により、一方のトレースの急激な電圧変化が、もう一方のトレースに電流信号を生成する可能性があります。

図6 配線の配置に注意しないと、PCB上の配線が線路インダクタンスや相互インダクタンスを発生させる可能性があります。この寄生インダクタンスは、デジタルスイッチング回路を含む回路の動作に非常に有害です。

▍コンポーネントの位置

前述のように、各PCB設計において、回路のノイズ部分と「静かな」部分（非ノイズ部分）を分離する必要があります。一般的に、デジタル回路はノイズが「豊富」であり、ノイズの影響を受けにくいとされています（デジタル回路は電圧ノイズ許容度が大きいため）。一方、アナログ回路の電圧ノイズ許容度ははるかに小さいです。

2つの回路のうち、アナログ回路はスイッチングノイズに最も敏感です。ミックスドシグナルシステムの配線では、図4に示すように、これら2つの回路を分離する必要があります。
　　
▍PCB設計によって生成される寄生成分

PCB 設計では、問題を引き起こす可能性のある 2 つの基本的な寄生要素、つまり寄生容量と寄生インダクタンスが簡単に形成されます。

回路基板を設計する際に、2つのトレースを互いに近づけると寄生容量が発生します。これを解決するには、異なる2つの層で1つのトレースをもう1つのトレースの上に重ねるか、同じ層で1つのトレースをもう1つのトレースの隣に配置します（図5を参照）。
　　
これら2つのトレース構成では、一方のトレースにおける時間経過に伴う電圧変化（dV/dt）が、もう一方のトレースに電流を引き起こす可能性があります。もう一方のトレースが高インピーダンスの場合、電界によって発生した電流は電圧に変換されます。
　　
高速電圧過渡現象は、アナログ信号設計のデジタル側で最も頻繁に発生します。高速電圧過渡現象が発生するトレースが高インピーダンスのアナログトレースの近くにある場合、この誤差はアナログ回路の精度に深刻な影響を与えます。このような環境において、アナログ回路には2つの欠点があります。1つはノイズ耐性がデジタル回路よりもはるかに低いこと、もう1つは高インピーダンストレースが一般的であることです。
　　
この現象を軽減するには、以下の2つの手法のいずれかを使用します。最も一般的に使用される手法は、静電容量の式に従ってトレース間のサイズを変更することです。最も効果的なサイズ変更は、2つのトレース間の距離です。容量の式の分母には変数dがあることに注意してください。dが増加すると、容量性リアクタンスは減少します。変更可能なもう1つの変数は、2つのトレースの長さです。この場合、長さLが短くなり、2つのトレース間の容量性リアクタンスも減少します。
　　
もう1つの方法は、これらの2つのトレースの間にグラウンド線を敷設することです。グラウンド線は低インピーダンスなので、このように別のトレースを追加することで、図5に示すように干渉電界を弱めることができます。
　　
回路基板における寄生インダクタンスの原理は、寄生容量の原理と似ています。これもまた、2本の配線をレイアウトする手法です。異なる層では、一方の配線をもう一方の配線の上に重ねて配置します。同じ層では、図6に示すように、一方の配線をもう一方の配線の隣に配置します。

これら2つの配線構成では、一方の配線の電流変化（dI/dt）は、その配線のインダクタンスによって時間とともに変化し、同じ配線に電圧を発生させます。また、相互インダクタンスの存在により、もう一方の配線にも比例した電流が発生します。一方の配線の電圧変化が十分に大きい場合、干渉によってデジタル回路の電圧許容範囲が低下し、エラーが発生する可能性があります。この現象はデジタル回路に限ったことではありませんが、デジタル回路では瞬間的なスイッチング電流が大きいため、より一般的に発生します。
　　
電磁干渉源からの潜在的なノイズを除去するには、「静かな」アナログラインをノイズの多いI/Oポートから分離することが最善です。低インピーダンスの電源・グランドネットワークを実現するには、デジタル回路の配線のインダクタンスを最小限に抑え、アナログ回路の容量結合を最小限に抑える必要があります。
　　
03

結論

デジタルとアナログの範囲を決定した後、PCBを成功させるには、慎重な配線が不可欠です。配線戦略は、実験室環境で製品の最終的な成功をテストすることが難しいため、通常は経験則として誰にでも紹介されます。したがって、デジタル回路とアナログ回路の配線戦略は類似しているものの、その違いを認識し、真剣に検討する必要があります。