Konpare ak LDO, kous la nan DC-DC se pi plis konplèks ak fè bwi, ak kondisyon yo layout ak layout yo pi wo.Bon jan kalite a nan layout dirèkteman afekte pèfòmans nan DC-DC, kidonk li trè enpòtan yo konprann Layout a nan DC-DC
1. Move layout
●EMI, DC-DC SW PIN pral gen pi wo dv / dt, relativman wo dv / dt pral lakòz relativman gwo entèferans EMI;
●Ground bri, liy tè a pa bon, yo pral pwodwi relativman gwo bri switch sou fil tè a, ak bwi sa yo pral afekte lòt pati nan kous la;
●Gout vòltaj la te pwodwi sou fil elektrik la.Si fil elektrik la twò lontan, gout vòltaj la pral pwodwi sou fil elektrik la, epi efikasite tout DC-DC a ap redwi.
2. Prensip jeneral
●Switch gwo kous aktyèl osi kout ke posib;
●Tè siyal la ak tè a wo-aktyèl (tè pouvwa) yo achemine separeman epi konekte nan yon sèl pwen nan chip GND la.
① Bouk pou chanje kout
Wouj LOOP1 nan figi ki anba a se direksyon aktyèl koule lè DC-DC wo-bò tiyo a limen ak tiyo ki ba-bò a koupe.Green LOOP2 se direksyon koule aktyèl la lè tiyo segondè a fèmen epi tiyo ki ba a louvri;
Pou fè de bouk yo pi piti ke posib epi prezante mwens entèferans, prensip sa yo dwe swiv:
●Inductance pi pre SW pin ke posib;
●Input kapasite pi pre VIN PIN ke posib;
●The tè D' ak pèsistans yap ogmante jiska condensateurs ta dwe tou pre PGND pin.
●Use fason pou mete fil kwiv;
Poukisa ou ta fè sa?
●Too amann ak twò lontan yon liy ap ogmante enpedans la, ak yon gwo aktyèl pral pwodwi yon relativman wo vòltaj rid nan enpedans gwo sa a;
●Too byen ak twò lontan yon fil ap ogmante parazit inductance a, ak couplage chanjman bri sou inductance a pral afekte estabilite DC-DC ak koze pwoblèm EMI.
●The parazit kapasite ak enpedans ap ogmante pèt la chanje ak sou-off pèt ak afekte efikasite nan DC-DC
②single point grounding
Yon sèl pwen tè refere a yon sèl pwen tè ant tè siyal ak tè pouvwa.Pral gen relativman gwo bri chanje sou tè pouvwa, kidonk li nesesè pou fè pou evite lakòz entèferans nan siyal sansib ti, tankou PIN fidbak FB.
●High-kouran tè: L, Cin, Cout, Cboot konekte nan rezo a nan tè-wo aktyèl;
●Low aktyèl tè: Css, Rfb1, Rfb2 separeman konekte ak rezo a tè siyal;
Sa ki anba la a se layout yon tablo devlopman nan TI.Wouj se chemen aktyèl la lè tib anwo a louvri, ak ble se chemen aktyèl la lè tib ki pi ba a louvri.Layout sa a gen avantaj sa yo:
●The GND D' ak sortie condensateurs konekte ak kwiv.Lè w ap enstale moso, tè a nan de yo ta dwe mete ansanm osi lwen ke posib.
●Chemen aktyèl Dc-Dc-ton ak Toff trè kout;
●The ti siyal sou bò dwat la se yon sèl-pwen tè, ki se byen lwen enfliyans nan gwo bri switch aktyèl la sou bò gòch la;
3. Egzanp
Yo bay Layout yon sikwi tipik DC-DC BUCK anba a, epi yo bay pwen sa yo nan SPEC la:
●Input kondansateur, wo-kwen MOS tib, ak dyod fòme bouk switch ki piti ak kout ke posib;
●Input kapasite pi pre ke posib Pin Pin Vin;
●Asire ke tout koneksyon fidbak yo kout ak dirèk, epi ke rezistans fidbak ak eleman konpansasyon yo pi pre chip la ke posib;
●SW lwen siyal sansib tankou FB;
●Konekte VIN, SW, ak espesyalman GND separeman nan yon gwo zòn kwiv pou refwadi chip la ak amelyore pèfòmans tèmik ak fyab alontèm;
4. Rezime
layout nan DC-DC sikwi trè enpòtan, ki afekte dirèkteman estabilite nan travay ak pèfòmans nan DC-DC.Anjeneral, SPEC nan DC-DC chip pral bay konsèy sou layout, ki ka refere yo pou konsepsyon.