PCB Slotting

1. D'Formatioun vun Plaze während dem PCB Design Prozess ëmfaasst:

Slotting verursaacht duerch d'Divisioun vu Kraaft oder Buedemfliger;wann et vill verschidde Muecht Ëmgeréits oder Terrainen op der PCB sinn, ass et allgemeng onméiglech eng komplett Fliger fir all Energieversuergung Reseau a Buedem Reseau zu allokéieren.Déi gemeinsam Approche ass Oder Kraaft Divisioun oder Buedem Divisioun op verschidde Fligeren auszeféieren.Plaze sinn tëscht verschiddenen Divisiounen op der selwechter Fliger geformt.

D'duerch Lächer sinn ze dichten Plaze ze Form (duerch Lächer ëmfaasst Pads an vias);wann d'Duerchlächer duerch d'Buedemschicht oder d'Muechtschicht ouni elektresch Verbindung mat hinnen passéieren, muss e puer Plaz ronderëm d'Duerchlächer fir elektresch Isolatioun verlooss ginn;mä wann der duerch Lächer Wann d'Lächer sinn ze no zesummen, der spacer Réng iwwerlappt, Plaze schafen.

2. Den Impakt vun slotting op der EMC Leeschtung vun der PCB Versioun

Grooving wäert e gewëssen Impakt op d'EMC Leeschtung vun der PCB Verwaltungsrot hunn.Dësen Impakt kann negativ oder positiv sinn.Als éischt musse mir d'Uewerflächestroumverdeelung vu High-Speed-Signaler a Low-Speed-Signaler verstoen.Bei nidderegen Geschwindegkeete fléisst de Stroum laanscht de Wee vum niddregsten Resistenz.D'Figur hei ënnen weist wéi wann e Low-Speed-Stroum vun A op B fléisst, säi Retoursignal vum Buedemplang an d'Quell zréckkënnt.Zu dëser Zäit ass d'Uewerflächestroumverdeelung méi breet.

Bei héijer Geschwindegkeet wäert den Effekt vun der Induktioun op de Signalretourwee den Effekt vun der Resistenz iwwerschreiden.Héich-Vitesse Retour Signaler wäert laanscht de Wee vun niddregsten impedance Flux.Zu dëser Zäit ass d'Uewerflächestroumverdeelung ganz schmuel, an de Retoursignal ass ënner der Signallinn an engem Bündel konzentréiert.

Wann et onkompatibel Circuiten op der PCB sinn, ass d'Veraarbechtung vun der "Grondtrennung" erfuerderlech, dat heescht, d'Buedemfliger ginn getrennt no verschiddene Stroumversuergungsspannungen, digital an analog Signaler, Héichgeschwindegkeet a Low-Speed-Signaler a Héichstroum festgeluecht. an niddereg-Stroum Signaler.Vun der Verdeelung vun héich-Vitesse Signal an niddereg-Vitesse Signal Retour uewen uginn, kann et einfach verstane ginn, datt getrennt Buedem der superposition vun Retour Signaler aus inkompatibel Kreesleef verhënneren kann a gemeinsame Grondlinn Impedanz Kopplung verhënneren.

Awer onofhängeg vun High-Speed-Signaler oder Low-Speed-Signaler, wann d'Signallinnen Schlitze op der Kraaftfliger oder dem Buedemplang kräizen, wäerte vill sérieux Probleemer optrieden, dorënner:

D'Erhéijung vun der aktueller Schleiffläch erhéicht d'Schleifinduktioun, sou datt d'Ausgangswelleform einfach ze oszilléieren;

Fir High-Speed-Signallinnen déi strikt Impedanzkontrolle erfuerderen an no dem Stripline-Modell geréckelt ginn, gëtt de Stripline-Modell zerstéiert wéinst der Slotting vun der ieweschter oder ënneschter Fliger oder der ieweschter an ënneschter Fliger, wat zu Impedanzdiskontinuitéit a eeschte Signal Integritéit.sexuell Problemer;

Erhéicht d'Stralungsemissioun an de Weltraum an ass ufälleg fir Stéierungen aus Raummagnetesche Felder;

D'Héichfrequenz Spannungsfall op der Loop-Induktanz bilden eng gemeinsame Modus Stralungsquell, a gemeinsame Modusstralung gëtt duerch extern Kabelen generéiert;

Erhéijung der Méiglechkeet vun héich-Frequenz Signal Crosstalk mat anere Circuiten um Bord.

D'Erhéijung vun der aktueller Schleiffläch erhéicht d'Schleifinduktioun, sou datt d'Ausgangswelleform einfach ze oszilléieren;

Erhéicht d'Stralungsemissioun an de Weltraum an ass ufälleg fir Stéierungen aus Raummagnetesche Felder;

D'Héichfrequenz Spannungsfall op der Loop-Induktanz bilden eng gemeinsame Modus Stralungsquell, a gemeinsame Modusstralung gëtt duerch extern Kabelen generéiert;

Erhéijung der Méiglechkeet vun héich-Frequenz Signal Crosstalk mat anere Circuiten um Bord

3. PCB Design Methode fir slotting

D'Veraarbechtung vu Rillen soll de folgende Prinzipien befollegen:

Fir High-Speed-Signallinnen déi strikt Impedanzkontrolle erfuerderen, sinn hir Spure strikt verbueden opgedeelt Linnen ze iwwerschreiden fir ze vermeiden datt d'Impedanzdiskontinuitéit verursaacht gëtt a seriös Signalintegritéitsproblemer verursaacht;

Wann et onkompatibel Kreesleef op der PCB sinn, soll Buedem Trennung duerchgefouert ginn, mä de Buedem Trennung soll net héich-Vitesse Signal Linnen Ursaach ënnerdeelt wiring Kräiz, a probéieren net niddereg-Vitesse Signal Linnen ze Kräiz ënnerdeelt wiring;

Wann Routing iwwer Plaze onvermeidlech ass, soll d'Bréckung duerchgefouert ginn;

De Connector (extern) sollt net op der Buedemschicht plazéiert ginn.Wann et e grousse Potential Ënnerscheed tëscht Punkt A a Punkt B op de Buedem Layer an der Figur ass, kann gemeinsam Modus Stralung duerch den externen Kabel generéiert ginn;

Wann Dir PCBs fir High-Density Connectoren designt, ausser et gëtt speziell Ufuerderungen, sollt Dir allgemeng suergen datt de Buedemnetz all Pin ëmginn.Dir kënnt och de Buedemnetz gleichméisseg arrangéieren wann Dir d'Pins arrangéiert fir d'Kontinuitéit vum Buedemplang ze garantéieren an d'Produktioun vu Slotting ze vermeiden