01
Grondregelen fir d'Komponentenlayout
1. Geméiss de Schaltungsmoduler ginn d'Layouten an déi verwandte Schaltungen, déi déiselwecht Funktioun erfëllen, e Modul genannt. D'Komponenten am Schaltungsmodul sollten de Prinzip vun der Noperschaftskonzentratioun verfollegen, an den digitale Schaltung an den analoge Schaltung sollten getrennt sinn;
2. Keng Komponenten oder Apparater däerfen bannent 1,27 mm vun Net-Montagelächer montéiert ginn, wéi z. B. Positionéierungslächer, Standardlächer, an 3,5 mm (fir M2,5) an 4 mm (fir M3) vun 3,5 mm (fir M2,5) an 4 mm (fir M3) Lächer däerfen net montéiert ginn;
3. Vermeit et, Via-Lächer ënner den horizontal montéierte Widderstänn, Induktivitéiten (Plug-ins), Elektrolytkondensatoren an aner Komponenten ze placéieren, fir e Kuerzschluss tëscht de Viaen an der Komponentenhüll no der Wellenléitung ze vermeiden;
4. Den Ofstand tëscht der Äussewelt vum Baudeel an dem Rand vun der Platin ass 5 mm;
5. Den Ofstand tëscht der Äussewelt vum Montageelement-Pad an der Äussewelt vum ugrenzenden tëschtlagerenden Element ass méi grouss wéi 2 mm;
6. Metallschuelkomponenten a Metalldeeler (Schirmkëschten, asw.) däerfen aner Komponenten net beréieren, a sollen net no bei gedréckte Linnen a Pads sinn. Den Ofstand tëscht hinnen däerf méi wéi 2 mm sinn. D'Gréisst vum Positionéierungslach, dem Montagelach fir d'Befestigung, dem ovale Lach an anere véiereckege Lächer an der Plack vun der baussenzeger Säit vum Plackrand ass méi wéi 3 mm;
7. Heizelementer sollten net a kuerzer Distanz zu Drot an hëtzemfindlechen Elementer sinn; héich Heizelementer sollten gläichméisseg verdeelt sinn;
8. D'Steckdous soll sou wäit wéi méiglech ronderëm d'Print placéiert sinn, an d'Steckdous an den domat verbonnenen Sammlerschinnenterminal sollen op der selwechter Säit placéiert sinn. Besonnesch Opmierksamkeet soll drop gezu ginn, keng Steckdousen an aner Schweessverbindungen tëscht de Stecker ze placéieren, fir d'Schweessen vun dëse Steckdousen a Stecker ze erliichteren, souwéi den Design an d'Verbindung vun de Stroumkabelen. Den Ofstand vun de Steckdousen a Schweessverbindungen soll berécksiichtegt ginn, fir d'Asetzen an Auszéien vun de Stecker ze erliichteren;
9. Uerdnung vun anere Komponenten:
All IC-Komponenten sinn op enger Säit ausgeriicht, an d'Polaritéit vun de polare Komponenten ass kloer markéiert. D'Polaritéit vun der selwechter gedréckter Plack kann net a méi wéi zwou Richtungen markéiert ginn. Wann zwou Richtungen optrieden, sinn déi zwou Richtungen senkrecht zueneen;
10. D'Verkabelung op der Uewerfläch vun der Platin soll dicht a verdicht sinn. Wann den Dichtënnerscheed ze grouss ass, soll se mat Kupferfolie gefëllt ginn, an d'Gitterdicke soll méi grouss wéi 8mil (oder 0,2mm) sinn;
11. Et sollten keng Duerchgäng op den SMD-Pads sinn, fir de Verloscht vun der Lötpaste an eng falsch Läitung vun de Komponenten ze vermeiden. Wichteg Signalleitungen däerfen net tëscht de Steckdosen duerchlafen;
12. De Patch ass op enger Säit ausgeriicht, d'Zeechenrichtung ass déiselwecht, an d'Verpakungsrichtung ass déiselwecht;
13. Sou wäit wéi méiglech sollten déi polariséiert Apparater mat der Polaritéitsmarkéierungsrichtung op der selwechter Plack iwwereneestëmmen.

Reegele fir d'Verkabelung vu Komponenten

1. Zeechent de Beräich vun der Verdrahtung bannent 1 mm vum Rand vun der PCB-Plack an bannent 1 mm ronderëm d'Montagelach, Verdrahtung ass verbueden;
2. D'Stroumleitung soll sou breet wéi méiglech sinn a soll net manner wéi 18mil sinn; d'Breet vun der Signalleitung soll net manner wéi 12mil sinn; d'CPU-Input- an Output-Leitungen sollen net manner wéi 10mil (oder 8mil) sinn; den Ofstand tëscht de Linnen soll net manner wéi 10mil sinn;
3. Déi normal Via ass net manner wéi 30mil;
4. Duebel Inline: 60mil Pad, 40mil Apertur;
1/4W Widderstand: 51*55mil (0805 Uewerflächenmontage); wann an der Linn installéiert, ass de Pad 62mil an d'Apertur 42mil;
Onendlech Kapazitéit: 51*55mil (0805 Uewerflächenmontage); wann an der Linn installéiert, ass de Pad 50mil, an d'Apertur ass 28mil;
5. Bedenkt datt d'Stroumleitung an d'Äerdleitung sou radial wéi méiglech solle sinn, an d'Signalleitung däerf net geschleeft sinn.

03
Wéi kann een d'Anti-Interferenzfäegkeet an d'elektromagnetesch Kompatibilitéit verbesseren?
Wéi kann een d'Anti-Interferenzfäegkeet an d'elektromagnetesch Kompatibilitéit bei der Entwécklung vun elektronesche Produkter mat Prozessoren verbesseren?

1. Déi folgend Systemer sollten besonnesch Opmierksamkeet op d'Anti-elektromagnetesch Interferenzen leeën:
(1) E System, bei deem d'Auerfrequenz vum Mikrocontroller extrem héich ass an de Buszyklus extrem séier ass.
(2) De System enthält héichleistungs- a stroumbedriwwen Undriffskreesser, wéi z. B. Funken produzéierend Relais, Héichstroumschalter, etc.
(3) E System mat engem schwaache analoge Signalkrees an engem héichpräzisen A/D-Konversiounskrees.

2. Maacht déi folgend Moossnamen, fir d'Anti-elektromagnetesch Stéierungskapazitéit vum System ze erhéijen:
(1) Wielt e Mikrocontroller mat enger gerénger Frequenz:
D'Wiel vun engem Mikrocontroller mat enger gerénger externer Taktfrequenz kann effektiv de Kaméidi reduzéieren an d'Anti-Interferenz-Fäegkeet vum System verbesseren. Fir Quadratwellen a Sinuswellen vun der selwechter Frequenz sinn d'Héichfrequenzkomponenten an der Quadratwell vill méi grouss wéi an der Sinuswell. Och wann d'Amplitude vun der Héichfrequenzkomponent vun der Quadratwell méi kleng ass wéi d'Grondwell, wat méi héich d'Frequenz ass, wat méi einfach ass se als Kaméidiquell ze emittéieren. De beaflossendsten Héichfrequenzkaméidi, dee vum Mikrocontroller generéiert gëtt, ass ongeféier dräimol sou héich wéi d'Taktfrequenz.

(2) Verzerrung an der Signaliwwerdroung reduzéieren
Mikrocontroller gi meeschtens mat High-Speed-CMOS-Technologie hiergestallt. Den stateschen Inputstroum vum Signalinput-Terminal ass ongeféier 1mA, d'Inputkapazitanz ass ongeféier 10PF, an d'Inputimpedanz ass zimlech héich. Den Output-Terminal vum High-Speed-CMOS-Schaltkrees huet eng beträchtlech Belaaschtungskapazitéit, dat heescht e relativ groussen Outputwäert. De laange Drot féiert zum Input-Terminal mat zimlech héijer Inputimpedanz, de Reflexiounsproblem ass ganz eescht, et féiert zu Signalverzerrung an erhéicht Systemrauschen. Wann Tpd>Tr ass, gëtt et e Problem mat der Transmissiounsleitung, a Problemer wéi Signalreflexioun an Impedanzanpassung musse berécksiichtegt ginn.

D'Verzögerungszäit vum Signal op der gedréckter Plack hänkt vun der charakteristescher Impedanz vun der Leedung of, déi mat der dielektrescher Konstant vum Material vun der gedréckter Leiterplack zesummenhänkt. Et kann ongeféier ugeholl ginn, datt d'Iwwerdroungsgeschwindegkeet vum Signal op de Leitunge vun der gedréckter Plack ongeféier 1/3 bis 1/2 vun der Liichtgeschwindegkeet ass. D'Tr (Standardverzögerungszäit) vun den übleche Logiktelefonkomponenten an engem System, deen aus engem Mikrocontroller besteet, läit tëscht 3 an 18 ns.

Op der gedréckter Leiterplack geet d'Signal duerch e 7W Widderstand an eng 25cm laang Kabel, an d'Verzögerungszäit op der Leitung läit ongeféier tëscht 4~20ns. An anere Wierder, wat méi kuerz d'Signalkabel op der gedréckter Circuit ass, wat besser, an déi längst soll net méi wéi 25cm sinn. An d'Zuel vun de Viaen soll sou kleng wéi méiglech sinn, am léifsten net méi wéi zwou.
Wann d'Stigzäit vum Signal méi séier ass wéi d'Signalverzögerungszäit, muss se am Aklang mat schneller Elektronik veraarbecht ginn. Zu dësem Zäitpunkt soll d'Impedanzanpassung vun der Transmissiounsleitung berécksiichtegt ginn. Fir d'Signaliwwerdroung tëscht den integréierte Blöcken op enger gedréckter Leiterplack soll d'Situatioun Td>Trd vermeit ginn. Wat méi grouss d'gedréckte Leiterplack ass, wat méi séier d'Systemgeschwindegkeet net ka sinn.
Benotzt déi folgend Conclusiounen fir eng Regel vum Design vu gedréckte Leiterplatten zesummenzefaassen:
D'Signal gëtt op der gedréckter Plack iwwerdroen, an seng Verzögerungszäit däerf net méi grouss sinn wéi déi nominell Verzögerungszäit vum benotzten Apparat.

(3) Reduzéiert d'Kräizstéierung* tëscht Signalleitungen:
E Schrëttsignal mat enger Opstigszäit vun Tr um Punkt A gëtt iwwer d'Leitung AB un den Terminal B weidergeleet. D'Verzögerungszäit vum Signal op der AB-Linn ass Td. Um Punkt D gëtt wéinst der Viriwwerdroung vum Signal vum Punkt A, der Signalreflexioun nom Erreeche vum Punkt B an der Verzögerung vun der AB-Linn no der Zäit Td e Säitepulssignal mat enger Breet vun Tr induzéiert. Um Punkt C gëtt wéinst der Iwwerdroung a Reflexioun vum Signal op AB e positivt Pulssignal mat enger Breet vun duebel sou vill wéi d'Verzögerungszäit vum Signal op der AB-Linn, also 2Td, induzéiert. Dëst ass d'Kräizstéierung tëscht de Signaler. D'Intensitéit vum Stéierungssignal hänkt mam Duerchmiesser/Abstand vum Signal um Punkt C an dem Ofstand tëscht de Linnen zesummen. Wann déi zwou Signallinnen net ganz laang sinn, ass dat wat een op AB gesäit, tatsächlech d'Iwwerlagerung vun zwou Impulser.

D'Mikrosteierung, déi mat CMOS-Technologie hiergestallt gëtt, huet eng héich Inputimpedanz, héije Rauschen an eng héich Rauschtoleranz. Den digitale Circuit ass mat 100~200mV Rauschen iwwerlagert an beaflosst säi Betrib net. Wann d'AB-Linn an der Figur en analogt Signal ass, gëtt dës Interferenz intolerabel. Zum Beispill ass d'gedréckte Leiterplat eng véierschichteg Plat, vun där eng eng groussflächeg Mass oder eng duebelsäiteg Plat ass, a wann d'Récksäit vun der Signalleitung eng groussflächeg Mass ass, gëtt d'Kräizinterferenz tëscht dëse Signaler reduzéiert. De Grond ass, datt déi grouss Fläch vun der Mass d'charakteristesch Impedanz vun der Signalleitung reduzéiert, an d'Reflexioun vum Signal um D-Enn gëtt staark reduzéiert. D'charakteristesch Impedanz ass ëmgedréint proportional zum Quadrat vun der dielektrescher Konstant vum Medium vun der Signalleitung bis zum Mass, a proportional zum natierleche Logarithmus vun der Déckt vum Medium. Wann d'AB-Linn en analogt Signal ass, soll et eng grouss Fläch ënner der AB-Linn sinn, fir d'Interferenz vun der digitaler Signallinn CD op AB ze vermeiden, an den Ofstand tëscht der AB-Linn an der CD-Linn soll méi grouss wéi den 2 bis 3 Mol sou héich sinn wéi den Ofstand tëscht der AB-Linn an der Mass. Si kann deelweis ofgeschiermt ginn, an d'Massleitunge kënnen op der lénkser a rietser Säit vun der Leedung op der Säit mat der Leedung placéiert ginn.

(4) Reduzéiert de Kaméidi vun der Stroumversuergung
Wärend d'Stroumversuergung dem System Energie liwwert, füügt se och säin eegene Rauschen zur Stroumversuergung bäi. D'Reset-Leitung, d'Interrupt-Leitung an aner Kontrollleitungen vum Mikrocontroller am Circuit si meeschtens ufälleg fir Stéierungen duerch extern Rauschen. Staark Stéierungen am Stroumnetz kommen iwwer d'Stroumversuergung an de Circuit. Och an engem Batteriesystem huet d'Batterie selwer Héichfrequenzrauschen. Den analoge Signal am analoge Circuit ass nach manner fäeg, der Stéierung vun der Stroumversuergung standzehalen.

(5) Passt op d'Héichfrequenzcharakteristike vun de gedréckte Leiterplatten a Komponenten op.
Am Fall vun héijer Frequenz kënnen d'Leitungen, d'Vias, d'Widderstänn, d'Kondensatoren an déi verdeelt Induktivitéit a Kapazitéit vun de Stecker op der gedréckter Leiterplack net ignoréiert ginn. Déi verdeelt Induktivitéit vum Kondensator kann net ignoréiert ginn, an déi verdeelt Kapazitéit vun der Spul kann net ignoréiert ginn. De Widderstand produzéiert d'Reflexioun vum Héichfrequenzsignal, an déi verdeelt Kapazitéit vun der Leitung spillt eng Roll. Wann d'Längt méi grouss wéi 1/20 vun der entspriechender Wellelängt vun der Rauschfrequenz ass, gëtt en Antenneffekt produzéiert, an de Rausch gëtt duerch d'Leitung ausgestraalt.

D'Via-Lächer vun der gedréckter Leiterplatte verursaachen eng Kapazitéit vun ongeféier 0,6 pf.
D'Verpackungsmaterial vun engem integréierte Schaltkrees selwer féiert 2~6pf Kondensatoren an.
E Stecker op enger Leiterplatine huet eng verdeelt Induktivitéit vu 520 nH. En Dual-In-Line 24-Pin integréierte Circuit-Spiezer féiert eng verdeelt Induktivitéit vu 4~18 nH an.
Dës kleng Verdeelungsparameter sinn an dëser Linn vun Nidderfrequenz-Mikrocontroller-Systemer vernoléissegbar; besonnesch Opmierksamkeet muss op Héichgeschwindegkeetssystemer bezuelt ginn.

(6) D'Opdeelung vun de Komponenten soll raisonnabel opgedeelt sinn.
D'Positioun vun de Komponenten op der gedréckter Leiterplack soll vollstänneg dem Problem vun der Anti-elektromagnetescher Interferenz berécksiichtegt ginn. Ee vun de Prinzipien ass, datt d'Leitungen tëscht de Komponenten sou kuerz wéi méiglech solle sinn. Am Layout sollen den analoge Signaldeel, den High-Speed-Digital-Circuitdeel an den Geräischquelldeel (wéi Relais, Héichstroumschalter, asw.) raisonnabel getrennt sinn, fir d'Signalkopplung tëscht hinnen ze minimiséieren.

G Den Äerdleiter handhaben
Op der gedréckter Leiterplack sinn d'Stroumleitung an d'Äerdleitung déi wichtegst. Déi wichtegst Method fir elektromagnetesch Stéierungen ze iwwerwannen ass d'Äerdung.
Fir Duebelpanneauen ass d'Layout vun de Masseleitungen besonnesch speziell. Duerch d'Benotzung vun enger Eenzelpunkt-Erdung sinn d'Stroumversuergung an d'Mass vun zwou Säiten vun der Stroumversuergung mat der gedréckter Leiterplack verbonnen. D'Stroumversuergung huet ee Kontakt an d'Mass huet ee Kontakt. Op der gedréckter Leiterplack mussen et verschidde Récklaf-Massleitungen sinn, déi um Kontaktpunkt vun der Récklaf-Massversuergung gesammelt ginn, wat déi sougenannt Eenzelpunkt-Erdung ass. Déi sougenannt analog Mass, digital Mass an Héichleistungsgerät-Erdung bezitt sech op d'Trennung vun de Verkabelungen, déi schliisslech all op dëse Massepunkt konvergéieren. Beim Uschloss un aner Signaler wéi gedréckte Leiterplacken ginn normalerweis geschirmte Kabelen benotzt. Fir Héichfrequenz- an Digitalsignaler sinn béid Enden vum geschirmte Kabel geerdet. Een Enn vum geschirmte Kabel fir Nidderfrequenz-Analogsignaler soll geerdet sinn.
Schaltkreesser, déi ganz empfindlech op Rauschen an Interferenzen sinn, oder Schaltkreesser, déi besonnesch héichfrequent Geräischer ausstoen, sollten mat enger Metallofdeckung ofgeschiermt ginn.

(7) Entkopplungskondensatore gutt benotzen.
E gudden Héichfrequenz-Entkopplungskondensator kann Héichfrequenzkomponenten bis zu 1 GHz ewechhuelen. Keramik-Chip-Kondensatoren oder Méischicht-Keramik-Kondensatoren hunn besser Héichfrequenzcharakteristiken. Beim Design vun enger gedréckter Leiterplack muss en Entkopplungskondensator tëscht der Stroumversuergung an der Mass vun all integréierter Schaltung bäigefüügt ginn. Den Entkopplungskondensator huet zwou Funktiounen: op der enger Säit ass et den Energiespeicherkondensator vun der integréierter Schaltung, déi d'Lade- an Entladungsenergie am Moment vum Op- a Zoumaache vun der integréierter Schaltung liwwert an absorbéiert; op der anerer Säit ëmgeet en den Héichfrequenzgeräisch vum Apparat. Den typeschen Entkopplungskondensator vun 0,1µF an digitale Schaltungen huet eng verdeelt Induktivitéit vu 5 nH, a seng parallel Resonanzfrequenz ass ongeféier 7 MHz, dat heescht, datt en e besseren Entkopplungseffekt fir Geräischer ënner 10 MHz huet, an en huet e besseren Entkopplungseffekt fir Geräischer iwwer 40 MHz. Geräischer hunn bal keen Effekt.

Bei 1µF, 10µF Kondensatoren, wann d'Parallelresonanzfrequenz iwwer 20 MHz läit, ass den Effekt vun der Eliminatioun vun Héichfrequenzgeräischer besser. Et ass dacks virdeelhaft, en 1µF oder 10µF De-Héichfrequenz-Kondensator ze benotzen, wou d'Energie an d'Printplat kënnt, och bei Batterie-betriwwene Systemer.
All 10 Stéck integréiert Schaltunge brauchen e Lade- an Entladungskondensator, oder Späicherkondensator, mat enger Gréisst vun 10µF. Et ass am beschten, keng Elektrolytkondensatoren ze benotzen. Elektrolytkondensatore sinn mat zwou Schichten PU-Film opgerullt. Dës opgerullt Struktur déngt als Induktivitéit bei héije Frequenzen. Et ass am beschten, e Gallekondensator oder e Polycarbonatkondensator ze benotzen.

D'Auswiel vum Wäert vum Entkopplungskondensator ass net strikt, hie kann no C=1/f berechent ginn; dat heescht 0,1µF fir 10 MHz, a fir e System, deen aus engem Mikrocontroller besteet, kann en tëscht 0,1µF an 0,01µF leien.

3. E puer Erfahrung an der Reduktioun vu Kaméidi an elektromagneteschen Interferenzen.
(1) Amplaz vun High-Speed-Chips kënne Low-Speed-Chips benotzt ginn. High-Speed-Chips ginn op wichtege Plazen agesat.
(2) E Widderstand kann a Serie geschalt ginn, fir d'Sprongquote vun den ieweschten an ënneschte Kanten vum Steierkrees ze reduzéieren.
(3) Probéiert eng Form vun Dämpfung fir Relais, etc. ze bidden.
(4) Benotzt déi niddregst Frequenz vun der Auer, déi den Ufuerderunge vum System entsprécht.
(5) Den Auergenerator ass sou no wéi méiglech beim Apparat, deen d'Auer benotzt. D'Schuel vum Quarzkristalloscillator soll geerdet sinn.
(6) Schléisst den Auerberäich mat engem Äerdleiter of a haalt den Auerleiter sou kuerz wéi méiglech.
(7) D'I/O-Undriffsschaltung soll sou no wéi méiglech um Rand vun der gedréckter Plack sinn, a soll d'Plack sou séier wéi méiglech verloossen. D'Signal, dat an d'Plack kënnt, soll gefiltert ginn, an d'Signal aus dem Beräich mat héijem Geräisch soll och gefiltert ginn. Gläichzäiteg soll eng Serie vun Terminalwidderstänn benotzt ginn, fir d'Signalreflexioun ze reduzéieren.
(8) Den onbrauchbare Enn vum MCD soll un der Héichspannung ugeschloss ginn, oder mat der Mass verbonne sinn, oder als Ausgangsend definéiert sinn. Den Enn vum integréierte Circuit, deen un d'Mass vun der Stroumversuergung ugeschloss soll ginn, soll domat verbonne sinn, an et soll net schwiewen.
(9) Den Input-Terminal vum Gate-Circuit, deen net am Gebrauch ass, däerf net schwiewend gelooss ginn. Den positiven Input-Terminal vum net benotzten Operatiounsverstärker soll geerdet sinn, an den negativen Input-Terminal soll mam Output-Terminal verbonne sinn. (10) D'Gedréckte Plack soll probéieren, 45-fach Linnen amplaz vun 90-fach Linnen ze benotzen, fir d'extern Emissioun an d'Kopplung vun Héichfrequentsignaler ze reduzéieren.
(11) D'Gedréckte Platen sinn no Frequenz- a Stroumschaltcharakteristiken opgedeelt, an d'Rauschkomponenten an d'Net-Rauschkomponenten sollten méi wäit vuneneen ewech sinn.
(12) Benotzt Eenzelpunkt-Stroumversuergung an Eenzelpunkt-Äerdung fir Eenzel- an Duebelpanneauen. D'Stroumleitung an d'Äerdleitung solle sou déck wéi méiglech sinn. Wann d'Käschte bezuelbar sinn, benotzt eng Méischichteplatine fir d'kapazitiv Induktivitéit vun der Stroumversuergung an der Äerd ze reduzéieren.
(13) Halt d'Auer-, Bus- a Chipselect-Signaler ewech vun I/O-Leitungen a Stecker.
(14) Déi analog Spannungsinputleitung an den Referenzspannungsterminal sollten esou wäit wéi méiglech vun der digitaler Signalleitung ewech sinn, besonnesch vun der Auer.
(15) Fir A/D-Geräter wieren den digitalen an den analogen Deel léiwer vereenegt wéi iwwerginn*.
(16) D'Auerleitung, déi senkrecht zur I/O-Linn steet, huet manner Interferenzen ewéi déi parallel I/O-Linn, an d'Pins vun den Auerkomponenten si wäit vum I/O-Kabel ewech.
(17) D'Komponentenpinnen solle sou kuerz wéi méiglech sinn, an d'Entkopplungskondensatorpinnen solle sou kuerz wéi méiglech sinn.
(18) D'Haaptleitung soll sou déck wéi méiglech sinn, an et soll op béide Säiten e Schutzbuedem bäigefüügt ginn. D'Héichgeschwindegkeetsleitung soll kuerz a riicht sinn.
(19) Leitungen, déi empfindlech op Rauschen reagéieren, däerfen net parallel zu Schaltleitungen mat héijem Stroum a mat héijer Geschwindegkeet verlafen.
(20) Leet keng Drot ënner dem Quarzkristall oder ënner Geräischempfindlechen Apparater.
(21) Bei schwaache Signalkreesser sollten keng Stroumschleifen ëm Nidderfrequenzkreesser geformt ginn.
(22) Formt keng Schleif fir iergendeng Signaler. Wann et onvermeidbar ass, maacht d'Schleiffläch sou kleng wéi méiglech.
(23) Een Entkopplungskondensator pro integréierte Schaltung. Zu all Elektrolytkondensator muss e klenge Héichfrequenz-Bypasskondensator bäigefüügt ginn.
(24) Benotzt Tantalkondensatoren mat grousser Kapazitéit oder Juku-Kondensatoren amplaz vun Elektrolytkondensatoren fir Energiespeicherkondensatoren opzelueden an z'entlueden. Wann Dir Réierkondensatoren benotzt, soll de Gehäuse geerdet sinn.

04
PROTEL üblech benotzt Ofkierzungstasten
Page Up Mat der Maus als Zentrum eranzoomen
Säit erof Zoomt eraus mat der Maus als Zentrum.
Startpunkt Zentrum vun der Positioun déi vun der Maus ugewise gëtt
Erfrëschung ofschléissen (Nei zeechnen)
* Wiesselt tëscht der ieweschter an der ënneschter Schicht
+ (-) Schicht fir Schicht wiesselen: „+“ an „-“ sinn an entgéintgesate Richtungen
Q mm (Millimeter) a mil (mil) Eenheetsschalter
IM moosst d'Distanz tëscht zwéi Punkten
E x Edit X, X ass den Editiounsziel, de Code ass wéi follegt: (A)=Arc; (C)=Component; (F)=fill; (P)=Pad; (N)=Netz; (S)=Buedem; (T) = Drot; (V) = Via; (I) = Verbindungslinn; (G) = gefëllte Polygon. Zum Beispill, wann Dir eng Komponent ännere wëllt, dréckt op EC, de Mauszeiger erschéngt "zéng", klickt fir z'änneren
Déi geännert Komponenten kënnen geännert ginn.
P x Place X, X ass d'Placementszil, de Code ass dee selwechten wéi uewen.
M x beweegt X, X ass dat bewegend Zil, (A), (C), (F), (P), (S), (T), (V), (G) D'selwecht wéi uewen, an (I) = Auswieldeel ëmdréinen; (O) Den Auswieldeel dréien; (M) = Den Auswieldeel beweegen; (R) = Nei Verdrahtung.
S x wielt X, X ass den ausgewielten Inhalt, de Code ass wéi follegt: (I)=intern Beräich; (O)=äusseren Beräich; (A)=alles; (L)=alles um Layer; (K)=gespaarten Deel; (N) = physikalescht Netzwierk; (C) = physikalesch Verbindungslinn; (H) = Pad mat spezifizéierter Apertur; (G) = Pad ausserhalb vum Raster. Zum Beispill, wann Dir alles auswiele wëllt, dréckt SA, all d'Grafiken beliichten sech fir unzeweisen datt se ausgewielt goufen, an Dir kënnt déi ausgewielte Dateien kopéieren, läschen a réckelen.