01
Basis Regele vun Komponent Layout
1. No Circuit Moduler, Layout an Zesummenhang Kreesleef ze maachen, datt déi selwecht Funktioun erreechen e Modul genannt.D'Komponente am Circuit Modul sollen de Prinzip vun der Emgéigend Konzentratioun adoptéieren, an den digitale Circuit an den Analog Circuit solle getrennt sinn;
2. Keng Komponenten oder Geräter solle bannent 1,27 mm vun Net-Montage Lächer wéi Positionéierungslächer, Standard Lächer an 3,5 mm (fir M2,5) an 4 mm (fir M3) vun 3,5 mm (fir M2,5) montéiert ginn an 4mm (fir M3) däerf net Komponente montéieren;
3. Vermeiden iwwer Lächer ënnert der horizontal montéiert resistors, inductors (Plug-ins), electrolytic capacitors an aner Komponente ze evitéieren kuerz-Circuiting der vias an der Komponente Réibau no Wave soldering;
4. D'Distanz tëscht der Äussewelt vum Komponent an dem Rand vum Bord ass 5mm;
5. D'Distanz tëscht der Äussewelt vum Montagekomponent Pad an der Äussewelt vun der benodeelegt interposéierend Komponent ass méi wéi 2mm;
6. Metal Réibau Komponente an Metal Deeler (Shielding Këschte, etc.) soll net aner Komponente beréieren, a soll net no gedréckt Linnen a Pads ginn.D'Distanz tëscht hinnen soll méi wéi 2 mm sinn.D'Gréisst vum Positionéierungsloch, Befestigungsinstallatiounsloch, ovale Lach an aner quadratesch Lächer am Bord vun der Äussewelt vum Bordrand ass méi wéi 3 mm;
7. Heizelementer sollen net an der Noperschaft vu Drot an Hëtztempfindlech Elementer sinn;Héichheizungselementer solle gläichméisseg verdeelt ginn;
8. D'Muecht Socket soll ronderëm de gedréckte Bord esou wäit wéi méiglech arrangéiert ginn, an der Muecht Socket an der Bus Bar Terminal verbonne mat et soll op der selwechter Säit arrangéiert ginn.Besonnesch Opmierksamkeet sollt net bezuelt ginn fir Power Sockets an aner Schweißverbindungen tëscht de Stecker ze arrangéieren fir d'Schweißen vun dëse Sockets a Stecker ze erliichteren, wéi och den Design an d'Verbindung vu Stroumkabelen.D'Arrangement Abstand vun Muecht Sockets a Schweess Stecker soll considéréiert ginn fir d'Stecker an d'Ofdreiwung vun Muecht Stecker erliichtert;
9. Arrangement vun anere Komponenten:
All IC Komponente sinn op enger Säit ausgeriicht, an d'Polaritéit vun de polare Komponenten ass kloer markéiert.D'Polaritéit vum selwechte gedréckte Bord kann net a méi wéi zwou Richtungen markéiert ginn.Wann zwou Richtungen erschéngen, sinn déi zwou Richtungen senkrecht openeen;
10. D'Verdrahtung op der Boardoberfläche soll dicht an dicht sinn.Wann d'Dichtdifferenz ze grouss ass, sollt et mat Mesh Kupferfolie gefüllt ginn, an d'Gitter soll méi wéi 8mil (oder 0,2mm) sinn;
11. Et sollt keng duerch Lächer op den SMD Pads sinn, fir de Verloscht vun der Lötpaste ze vermeiden a falsch Solderung vun de Komponenten ze verursaachen.Wichteg Signallinnen sinn net erlaabt tëscht de Socket Pins ze passéieren;
12. De Patch ass op enger Säit ausgeriicht, d'Charakterrichtung ass d'selwecht, an d'Verpakungsrichtung ass d'selwecht;
13. Sou wäit wéi méiglech, soll de polariséiert Apparater konsequent mat der Polaritéit Marquage Richtung op déi selwecht Verwaltungsrot ginn.

Komponent wiring Regelen

1. Zeechnen d'Verdrahtungsgebitt bannent 1mm vum Rand vum PCB Board a bannent 1mm ronderëm d'Montageloch, d'Verdrahtung ass verbueden;
2. D'Kraaftlinn soll esou breet wéi méiglech sinn a soll net manner wéi 18mil sinn;d'Signallinn Breet soll net manner wéi 12mil sinn;d'Cpu Input- an Output Linnen sollten net manner wéi 10mil (oder 8mil) sinn;d'Linnenabstand sollt net manner wéi 10mil sinn;
3. Déi normal via net manner wéi 30mil;
4. Dual In-Linn: 60mil Pad, 40mil Apertur;
1/4W Resistenz: 51 * 55mil (0805 Uewerfläch Montéierung);wann in-line ass de Pad 62mil an d'Ouverture ass 42mil;
Onendlech Kapazitéit: 51 * 55mil (0805 Surface Mount);wann in-line ass de Pad 50mil, an d'Ouverture ass 28mil;
5. Bedenkt datt d'Kraaftlinn an d'Buedemleitung esou radial wéi méiglech sinn, an d'Signallinn däerf net geschloen ginn.

03
Wéi verbessert d'Anti-Interferenzfäegkeet an d'elektromagnetesch Kompatibilitéit?
Wéi verbessert d'Anti-Interferenzfäegkeet an d'elektromagnetesch Kompatibilitéit wann Dir elektronesch Produkter mat Prozessoren entwéckelt?

1. Déi folgend Systemer solle besonnesch Opmierksamkeet op anti-elektromagnetesch Interferenz bezuelen:
(1) E System wou d'Mikrokontroller Auerfrequenz extrem héich ass an de Buszyklus extrem séier ass.
(2) De System enthält High-Power, High-Current Drive Circles, wéi Spark-produzéiert Relais, High-Current Switches, etc.
(3) E System mat engem schwaache Analog Signal Circuit an engem héich-Präzisioun A / D Konversioun Circuit.

2. Maacht déi folgend Moossname fir d'anti-elektromagnetesch Interferenzfäegkeet vum System ze erhéijen:
(1) Wielt e Mikrokontroller mat niddereger Frequenz:
Wiel vun engem Mikrokontroller mat enger gerénger externer Auerfrequenz kann effektiv Kaméidi reduzéieren an d'Anti-Interferenzfäegkeet vum System verbesseren.Fir Quadratwellen a Sinuswellen vun der selwechter Frequenz sinn d'Héichfrequenzkomponenten an der Quadratwelle vill méi wéi déi an der Sinuswelle.Och wann d'Amplitude vun der Héichfrequenzkomponent vun der Quadratwelle méi kleng ass wéi d'fundamental Welle, wat méi héich d'Frequenz ass, dest méi einfach ass et als Geräischerquell ze emittéieren.Déi beaflosst Héichfrequenz Kaméidi generéiert vum Mikrokontroller ass ongeféier 3 Mol d'Auerfrequenz.

(2) Reduzéiert Verzerrung bei der Signaliwwerdroung
Mikrokontroller ginn haaptsächlech mat High-Speed-CMOS Technologie hiergestallt.De statesche Input Stroum vum Signal Input Terminal ass ongeféier 1mA, d'Input Kapazitéit ass ongeféier 10PF, an d'Input Impedanz ass zimlech héich.Den Ausgangsterminal vum High-Speed-CMOS-Circuit huet eng bedeitend Laaschtkapazitéit, dat heescht e relativ groussen Ausgangswäert.De laange Drot féiert zum Inputterminal mat zimlech héijer Inputimpedanz, de Reflexiounsproblem ass ganz eescht, et wäert Signalverzerrung verursaachen an de Systemrauschen erhéijen.Wann Tpd> Tr, gëtt et eng Transmissioun Linn Problem, a Problemer wéi Signal Reflexioun an impedance passende muss considéréiert ginn.

D'Verzögerungszäit vum Signal op der gedréckter Verwaltungsrot ass mat der charakteristescher Impedanz vun der Lead verbonnen, déi mat der dielektrescher Konstant vum gedréckte Circuitboardmaterial ass.Et kann ongeféier berücksichtegt ginn datt d'Transmissiounsgeschwindegkeet vum Signal op de gedréckte Bordleit ongeféier 1/3 bis 1/2 vun der Liichtgeschwindegkeet ass.Den Tr (Standard Verzögerungszäit) vun den allgemeng benotzte Logik Telefonkomponenten an engem System aus engem Mikrokontroller ass tëscht 3 an 18 ns.

Op der gedréckter Circuit Board geet d'Signal duerch e 7W Widderstand an eng 25cm laang Lead, an d'Verzögerungszäit op der Linn ass ongeféier tëscht 4 ~ 20ns.An anere Wierder, wat méi kuerz ass d'Signalleitung um gedréckte Circuit, desto besser, an déi längst soll net méi wéi 25 cm sinn.An d'Zuel vun de Vias soll esou kleng wéi méiglech sinn, am léifsten net méi wéi zwee.
Wann d'Steigerzäit vum Signal méi séier ass wéi d'Signalverzögerungszäit, muss et am Aklang mat der schneller Elektronik veraarbecht ginn.Zu dëser Zäit sollt d'Impedanzmatchung vun der Iwwerdroungslinn berücksichtegt ginn.Fir d'Signaliwwerdroung tëscht den integréierte Blocken op engem gedréckte Circuit Board, sollt d'Situatioun vun Td> Trd vermeit ginn.Wat méi grouss ass de gedréckte Circuit Board, dest méi séier kann d'Systemgeschwindegkeet net sinn.
Benotzt déi folgend Conclusiounen fir eng Regel vum gedréckte Circuit Board Design ze resuméieren:
D'Signal gëtt op de gedréckte Bord iwwerdroen, a seng Verzögerungszäit däerf net méi grouss sinn wéi déi nominell Verzögerungszäit vum benotzten Apparat.

(3) Reduzéiert d'Kräiz * Interferenz tëscht Signallinnen:
E Schrëtt-Signal mat enger Opstiegszäit vun Tr um Punkt A gëtt op den Terminal B duerch de Lead AB iwwerdroen.D'Verzögerungszäit vum Signal op der AB Linn ass Td.Um Punkt D, wéinst der Forward Iwwerdroung vum Signal vum Punkt A, der Signalreflexioun nom Erreeche vum Punkt B an der Verzögerung vun der AB Linn, gëtt e Säitimpulssignal mat enger Breet vun Tr no Td Zäit induzéiert.Um Punkt C, wéinst der Iwwerdroung an der Reflexioun vum Signal op AB, gëtt e positiven Pulssignal mat enger Breet vun zweemol der Verzögerungszäit vum Signal op der AB Linn, dat heescht 2Td, induzéiert.Dëst ass d'Kräizinterferenz tëscht Signaler.D'Intensitéit vum Interferenzsignal ass mat der Di/at vum Signal um Punkt C an der Distanz tëscht de Linnen verbonnen.Wann déi zwou Signallinnen net ganz laang sinn, wat Dir op AB gesitt ass tatsächlech d'Superposition vun zwee Impulser.

D'Mikrokontrolle gemaach vun der CMOS Technologie huet héich Input Impedanz, héich Kaméidi, an héich Kaméidi Toleranz.Den digitale Circuit ass mat 100 ~ 200mv Kaméidi iwwerlagert an beaflosst net seng Operatioun.Wann d'AB-Linn an der Figur en Analog Signal ass, gëtt dës Amëschung intolerabel.Zum Beispill ass de gedréckte Circuit Board e Véier-Schicht Board, eent vun deem e grousse Fläch Buedem ass, oder eng duebelsäiteg Verwaltungsrot, a wann d'Récksäit vun der Signallinn e grousst Gebitt ass, de Kräiz * Interferenz tëscht esou Signaler gëtt reduzéiert.De Grond ass datt de grousse Gebitt vum Buedem d'charakteristesch Impedanz vun der Signallinn reduzéiert, an d'Reflexioun vum Signal um D Enn ass staark reduzéiert.Déi charakteristesch Impedanz ass ëmgekéiert proportional zum Quadrat vun der dielektrescher Konstant vum Medium vun der Signallinn bis zum Buedem, a proportional zum natierleche Logarithmus vun der Dicke vum Medium.Wann d'AB Linn en Analog Signal ass, fir d'Interferenz vun der digitaler Circuit Signal Linn CD op AB ze vermeiden, soll et e grousst Gebitt ënner der AB Linn sinn, an d'Distanz tëscht der AB Linn an der CD Linn soll méi grouss sinn wéi 2 bis 3 Mol d'Distanz tëscht der AB Linn an de Buedem.Et kann deelweis shielded ginn, a Buedem Dréit ofgepëtzt sinn op der lénkser a riets Säit vun der Féierung op der Säit mat der Féierung gesat.

(4) Reduzéieren Kaméidi vun Energieversuergung
Wärend d'Energieversuergung Energie un de System liwwert, füügt et och säi Kaméidi un d'Energieversuergung.D'Resetlinn, d'Ënnerbriechungslinn an aner Kontrolllinne vum Mikrokontroller am Circuit sinn am meeschte ufälleg fir Interferenz vum externe Geräischer.Staark Interferenz op de Stroumnetz trëtt an de Circuit duerch d'Energieversuergung.Och an engem Batterie-ugedriwwen System huet d'Batterie selwer héich-Frequenz Kaméidi.D'analog Signal am Analog Circuit ass nach manner kapabel d'Stéierungen vun der Energieversuergung ze widderstoen.

(5) Opgepasst op d'Héichfrequenzcharakteristike vu gedréckte Wiringboards a Komponenten
Am Fall vun héijer Frequenz kënnen d'Leads, Vias, Widderstänn, Kondensatoren an déi verdeelt Induktioun a Kapazitéit vun de Stecker op der gedréckter Circuit Board net ignoréiert ginn.Déi verdeelt Induktioun vum Kondensator kann net ignoréiert ginn, an d'verdeelt Kapazitéit vum Induktor kann net ignoréiert ginn.D'Resistenz produzéiert d'Reflexioun vum Héichfrequenzsignal, an d'verdeelt Kapazitéit vum Lead wäert eng Roll spillen.Wann d'Längt méi wéi 1/20 vun der entspriechender Wellelängt vun der Kaméidifrequenz ass, gëtt en Antenneeffekt produzéiert, an de Kaméidi gëtt duerch d'Leedung emittéiert.

D'Via Lächer vum gedréckte Circuit Verwaltungsrot verursaache ongeféier 0,6 pf Kapazitéit.
D'Verpackungsmaterial vun engem integréierte Circuit selwer féiert 2 ~ 6pf Kondensatoren.
E Stecker op engem Circuit Board huet eng verdeelt Induktioun vu 520nH.En Dual-in-Line 24-Pin integréierte Circuit Skewer féiert 4 ~ 18nH verdeelt Induktioun.
Dës kleng Verdeelung Parameteren sinn negligible an dëser Linn vun niddereg-Frequenz microcontroller Systemer;speziell Opmierksamkeet muss héich-Vitesse Systemer bezuelt ginn.

(6) De Layout vun de Komponenten soll vernünfteg opgedeelt sinn
D'Positioun vun de Komponenten op der gedréckter Circuit Verwaltungsrot soll de Problem vun anti-elektromagnetic Interferenz voll betruecht.Ee vun de Prinzipien ass datt d'Leads tëscht de Komponenten sou kuerz wéi méiglech sinn.Am Layout sollen den Analog-Signal-Deel, den High-Speed-Digital Circuit-Deel, an de Kaméidiquell-Deel (wéi Relais, High-Current Switches, etc.) raisonnabel getrennt sinn fir d'Signalkupplung tëscht hinnen ze minimiséieren.

G Handle de Buedem Drot
Op der gedréckter Circuit Board sinn d'Kraaftlinn an d'Buedlinn déi wichtegst.Déi wichtegst Method fir elektromagnetesch Interferenz ze iwwerwannen ass Buedem.
Fir duebel Paneele, ass de Buedem Drot Layout besonnesch speziell.Duerch d'Benotzung vun eenzel-Punkt Buedem, d'Energieversuergung an d'Buedem sinn mat der gedréckter Circuit Verwaltungsrot vun deenen zwou Enden vun der Energieversuergung ugeschloss.D'Energieversuergung huet ee Kontakt an de Buedem huet ee Kontakt.Op der gedréckter Circuit Board muss et e puer Retour Buedem Dréit ofgepëtzt ginn, déi op de Kontakt Punkt vun der Retour Energieversuergung gesammelt ginn, déi de sougenannte Single-Punkt Buedem ass.De sougenannte Analog Buedem, Digital Terrain, an High-Power Apparat Buedem Spaltung bezitt sech op d'Trennung vun wiring, a schlussendlech all konvergéieren zu dësem Buedem Punkt.Wann Dir mat anere Signaler wéi gedréckte Circuitboards konnektéiert, ginn shielded Kabelen normalerweis benotzt.Fir Héichfrequenz an digital Signaler, béid Enden vum geschützte Kabel sinn Buedem.Een Enn vum geschützte Kabel fir Low-Frequenz Analog Signaler soll Buedem sinn.
Circuits déi ganz empfindlech op Kaméidi an Interferenz sinn oder Circuiten déi besonnesch héichfrequenz Kaméidi sinn, solle mat engem Metalldeckel geschützt ginn.

(7) Benotzt decoupling capacitors gutt.
E gudden Héichfrequenz Entkopplungskondensator kann Héichfrequenzkomponenten esou héich wéi 1GHZ ewechhuelen.Keramik Chip Kondensatoren oder Multilayer Keramik Kondensatoren hunn besser Héichfrequenz Charakteristiken.Wann Dir e gedréckte Circuit Board designt, muss en Decoupling-Kondensator tëscht der Kraaft an dem Buedem vun all integréierte Circuit bäigefüügt ginn.Den Ofkupplungskondensator huet zwou Funktiounen: Engersäits ass et den Energiespeicherkondensator vum integréierte Circuit, deen d'Laden an d'Entladungsenergie am Moment vun der Ouverture an der Zoumaache vum integréierte Circuit liwwert an absorbéiert;op der anerer Säit, et Ëmgank der héich-Frequenz Kaméidi vun der Apparat.Déi typesch decoupling capacitor vun 0.1uf an digital Kreesleef huet 5nH verdeelt inductance, a seng parallel Resonanz Frequenz ass ongeféier 7MHz, dat heescht, datt et eng besser decoupling Effekt fir Kaméidi ënner 10MHz huet, an et huet eng besser decoupling Effekt fir Kaméidi iwwer 40MHz.Kaméidi huet bal keen Effekt.

1uf, 10uf Kondensatoren, d'Parallel Resonanzfrequenz ass iwwer 20MHz, den Effekt vun der Entfernung vun héije Frequenzgeräischer ass besser.Et ass dacks avantagéis en 1uf oder 10uf de-héichfrequenz Kondensator ze benotzen, wou d'Kraaft an de gedréckte Bord erakënnt, och fir Batterie-ugedriwwen Systemer.
All 10 Stécker vun integréierte Circuiten mussen e Lade- an Entladungskondensator addéieren, oder e Späicherkondensator genannt, d'Gréisst vum Kondensator kann 10uf sinn.Et ass am beschten net elektrolytesch Kondensatoren ze benotzen.Elektrolytesch Kondensatore gi mat zwou Schichten Pu-Film opgerullt.Dës opgerullt Struktur wierkt als Induktioun bei héijer Frequenzen.Et ass am beschten e Bile-Kondensator oder e Polycarbonat-Kondensator ze benotzen.

D'Auswiel vum Ofkupplungskondensatorwäert ass net strikt, et kann no C = 1 / f berechent ginn;dat ass, 0.1uf fir 10MHz, a fir e System aus engem microcontroller komponéiert, kann et tëscht 0.1uf an 0.01uf ginn.

3. E puer Erfahrung fir Kaméidi an elektromagnetesch Interferenz ze reduzéieren.
(1) Low-Speed-Chips kënnen anstatt High-Speed-Chips benotzt ginn.High-Speed-Chips ginn op Schlësselplazen benotzt.
(2) E Widderstand kann a Serie verbonne ginn fir de Sprongrate vun den ieweschten an ënneschte Kante vum Kontrollkrees ze reduzéieren.
(3) Probéiert eng Form vu Dämpfung fir Relais, etc.
(4) Benotzt déi ënnescht Frequenz Auer déi de System Ufuerderunge entsprécht.
(5) D'Auer Generator ass sou no wéi méiglech op den Apparat deen d'Auer benotzt.D'Schuel vum Quarzkristalloszillator soll gegrënnt ginn.
(6) Befestegt d'Auerberäich mat engem Buedemdraht an halen d'Auerdrot esou kuerz wéi méiglech.
(7) Den I / O Drive Circuit soll sou no wéi méiglech un de Rand vum gedréckte Bord sinn, a léisst et de gedréckte Bord sou séier wéi méiglech verloossen.D'Signal, déi an de gedréckte Bord erakënnt, soll gefiltert ginn, an d'Signal aus dem héije Kaméidigebitt sollt och gefiltert ginn.Zur selwechter Zäit sollt eng Serie vu Terminalresistenz benotzt ginn fir d'Signalreflexioun ze reduzéieren.
(8) D'nëtzlos Enn vun MCD soll mat héich verbonne ginn, oder Buedem, oder definéiert als Output Enn.D'Enn vum integréierte Circuit, deen un d'Energieversuergung verbonne soll sinn, soll mat der verbonne sinn, an et sollt net schwiewen bleiwen.
(9) Den Inputterminal vum Paartkrees deen net am Gebrauch ass, sollt net schwiewen bleiwen.De positiven Input Klemme vum onbenotzten Operatiounsverstärker soll Buedem sinn, an den negativen Input Terminal soll un den Ausgangsterminal verbonne sinn.(10) De gedréckte Bord soll probéieren 45-fach Linnen ze benotzen anstatt 90-fache Linnen fir d'extern Emissioun an d'Kupplung vu High-Frequenz Signaler ze reduzéieren.
(11) Déi gedréckte Brieder sinn opgedeelt no Frequenz- a Stroumschalteigenschaften, an d'Geräischkomponenten an d'Net-Geräischkomponenten solle méi wäit ausernee sinn.
(12) Benotzt Single-Punkt Muecht an Single-Punkt Buedem fir eenzel an duebel Brieder.D'Kraaftleitung an d'Grondlinn sollten esou déck wéi méiglech sinn.Wann d'Wirtschaft bezuelbar ass, benotzt e Multilayer Board fir d'kapazitiv Induktioun vun der Energieversuergung an dem Buedem ze reduzéieren.
(13) Halt d'Auer, Bus, an Chip Auswiel Signaler ewech vun I / O Linnen a Stecker.
(14) D'analog Spannungsinputlinn an d'Referenzspannungsterminal solle sou wäit wéi méiglech vun der digitaler Circuitsignallinn sinn, besonnesch d'Auer.
(15) Fir A/D-Geräter, den digitalen Deel an den analogen Deel wieren éischter vereenegt wéi iwwerginn*.
(16) D'Auerlinn senkrecht op d'I / O-Linn huet manner Interferenz wéi déi parallel I / O-Linn, an d'Auerkomponentpins si wäit vum I / O-Kabel ewech.
(17) D'Komponente Pins solle sou kuerz wéi méiglech sinn, an d'Decoupling capacitor Pins solle sou kuerz wéi méiglech sinn.
(18) D'Schlëssellinn soll esou déck wéi méiglech sinn, a Schutzgrond soll op béide Säiten dobäigesat ginn.D'Héichgeschwindegkeetslinn soll kuerz a riicht sinn.
(19) Linnen sensibel fir Kaméidi sollen net parallel zu héich-Stroum, Héich-Vitesse schalt Linnen ginn.
(20) Gitt keng Drot ënner dem Quarzkristall oder ënner Kaméidi-sensibel Geräter.
(21) Fir schwaach Signal Kreesleef, Form net aktuell Schleifen ronderëm niddereg-Frequenz Kreesleef.
(22) Maacht keng Loop fir all Signal.Wann et onvermeidlech ass, maacht d'Schleiffläch esou kleng wéi méiglech.
(23) Een decoupling capacitor pro integréiert Circuit.E klengen Héichfrequenz Bypass-Kondensator muss zu all elektrolytesche Kondensator bäigefüügt ginn.
(24) Benotzt grouss Kapazitéit Tantal Kondensatoren oder Juku Kondensatoren amplaz vun elektrolytesche Kondensatoren fir Energielagerungskondensatoren ze laden an ze entlaaschten.Wann Dir tubulär Kondensatoren benotzt, sollt de Fall gegrënnt ginn.

04
PROTEL allgemeng benotzt Ofkiirzung Schlësselen
Page Up Zoom an mat der Maus als Zentrum
Page Down Zoom aus mat der Maus als Zentrum.
Home Center der Positioun vun der Maus weisen
Erfrëschen Enn (Redraw)
* Wiesselt tëscht uewen an ënnen Schichten
+ (-) Schicht fir Schicht wiesselen: "+" an "-" sinn an der Géigendeel Richtung
Q mm (millimeter) an mil (mil) Eenheet schalt
IM moosst d'Distanz tëscht zwee Punkten
E x Edit X, X ass d'Editiounsziel, de Code ass wéi follegt: (A) = Arc;(C) = Komponent;(F)=fill;(P)=pad;(N) = Netzwierk;(S) = Charakter ;(T) = Drot;(V) = iwwer;(ech) = Verbindungslinn;(G) = gefëllte Polygon.Zum Beispill, wann Dir e Komponent wëllt änneren, dréckt EC, de Mauszeiger erschéngt "zéng", klickt fir z'änneren
Déi geännert Komponente kënnen geännert ginn.
P x Plaz X, X ass de Placement Zil, de Code ass d'selwecht wéi uewen.
M x bewegt X, X ass dat bewegt Zil, (A), (C), (F), (P), (S), (T), (V), (G) Selwecht wéi uewen, an (I) = Flip Auswiel Deel;(O) Rotéiert de Selektiounsdeel;(M) = Beweegt de Selektiounsdeel;(R) = Rewiring.
S x wielt X, X ass de gewielten Inhalt, de Code ass wéi follegt: (I) = internt Gebitt;(O) = baussenzegen Beräich;(A) = all;(L) = alles op der Layer;(K) = gespaarten Deel;(N) = kierperlecht Netzwierk;(C) = kierperlech Verbindung Linn;(H) = Pad mat spezifizéierter Ouverture;(G) = Pad ausserhalb vum Gitter.Zum Beispill, wann Dir wëllt all ze wielen, Press SA, all Grafiken Liichtjoer fir unzeginn, datt se ausgewielt goufen, an du kanns kopéieren, kloer, a réckelen déi ausgewielt Fichieren.