Ki jan fè yon bon tablo PCB?

Nou tout konnen ke fè tablo PCB se vire schematic ki fèt nan yon tablo PCB reyèl.Tanpri pa souzèstime pwosesis sa a.Gen anpil bagay ki posib nan prensip men difisil pou reyalize nan pwojè a, oswa lòt moun ka reyalize bagay ke kèk moun pa ka reyalize atitid.

De gwo difikilte nan domèn mikwo-elektwonik yo se pwosesis siyal wo-frekans ak siyal fèb.Nan respè sa a, nivo pwodiksyon PCB se patikilyèman enpòtan.Konsepsyon prensip la menm, eleman yo menm, diferan moun ki pwodui PCB pral gen rezilta diferan, kidonk ki jan fè yon tablo PCB bon?

PCB tablo

1.Fè klè sou objektif konsepsyon ou yo

Apre w fin resevwa yon travay konsepsyon, premye bagay pou w fè se klarifye objektif konsepsyon li yo, ki se tablo PCB òdinè, tablo PCB segondè frekans, tablo PCB pwosesis ti siyal oswa tou de frekans segondè ak ti tablo PCB pwosesis siyal.Si se yon tablo PCB òdinè, osi lontan ke Layout a rezonab ak pwòp, gwosè mekanik la egzat, tankou liy chaj mwayen ak liy long, li nesesè yo sèvi ak sèten mwayen pou pwosesis, diminye chaj la, liy long nan. ranfòse kondwi a, konsantre a se anpeche refleksyon liy long.Lè gen plis pase liy siyal 40MHz sou tablo a, yo dwe fè konsiderasyon espesyal pou liy siyal sa yo, tankou kwaze ant liy yo ak lòt pwoblèm.Si frekans lan pi wo, pral gen yon limit pi strik sou longè fil elektrik la.Dapre teyori rezo a nan paramèt distribiye, entèraksyon ki genyen ant kous la gwo vitès ak fil li yo se faktè a desizif, ki pa ka inyore nan konsepsyon sistèm lan.Avèk ogmantasyon vitès transmisyon pòtay la, opozisyon an sou liy siyal la ap ogmante korespondan, ak diafonis ant liy siyal adjasan yo ap ogmante nan pwopòsyon dirèk.Anjeneral, konsomasyon pouvwa a ak dissipation chalè nan gwo vitès sikui yo tou gwo, kidonk ase atansyon yo ta dwe peye PCB a gwo vitès.

Lè gen yon siyal fèb nan nivo milivolt oswa menm nivo mikrovolt sou tablo a, swen espesyal ki nesesè pou liy siyal sa yo.Ti siyal yo twò fèb ak trè sansib a entèferans nan lòt siyal fò.Mezi pwoteksyon yo souvan nesesè, otreman rapò siyal-a-bri yo pral redwi anpil.Se konsa, ke siyal itil yo nwaye soti nan bri epi yo pa ka ekstrè efektivman.

Komisyon Konsèy la ta dwe konsidere tou nan faz konsepsyon, kote fizik pwen tès la, izolasyon pwen tès la ak lòt faktè pa ka inyore, paske kèk ti siyal ak siyal segondè frekans pa ka ajoute dirèkteman nan. ankèt la pou mezire.

Anplis de sa, yo ta dwe konsidere kèk lòt faktè enpòtan, tankou kantite kouch tablo a, fòm anbalaj eleman yo itilize, fòs mekanik tablo a, elatriye Anvan ou fè tablo PCB, fè desen an nan konsepsyon an. objektif nan tèt ou.

2.Konnen egzijans layout ak fil elektrik nan fonksyon yo nan eleman yo itilize

Kòm nou konnen, kèk konpozan espesyal gen kondisyon espesyal nan layout ak fil elektrik, tankou LOTI ak anplifikatè siyal analòg ki itilize pa APH.Anplifikatè siyal analòg la mande pou ekipman pou pouvwa ki estab ak ti rid.Pati analòg ti siyal la ta dwe byen lwen aparèy pouvwa a ke posib.Sou tablo OTI a, ti pati anplifikasyon siyal la tou espesyalman ekipe ak yon plak pwotèj pou pwoteje entèferans elektwomayetik ki pèdi a.Chip GLINK yo itilize sou tablo NTOI a sèvi ak pwosesis ECL, konsomasyon pouvwa a gwo epi chalè a grav.Pwoblèm nan dissipation chalè dwe konsidere nan layout la.Si yo itilize dissipation chalè natirèl la, yo dwe mete chip GLINK la nan plas kote sikilasyon lè a lis, epi chalè a lage pa ka gen yon gwo enpak sou lòt chips.Si tablo a ekipe ak yon kòn oswa lòt aparèy ki gen gwo pouvwa, li posib pou lakòz polisyon grav nan ekipman pou pouvwa a pwen sa a ta dwe tou lakòz ase atansyon.

3.Konsiderasyon layout Component

Youn nan premye faktè yo konsidere nan Layout nan eleman se pèfòmans elektrik.Mete eleman yo ak koneksyon sere ansanm osi lwen ke posib.Espesyalman pou kèk liy gwo vitès, layout a ta dwe fè li pi kout ke posib, epi siyal pouvwa a ak aparèy ti siyal yo ta dwe separe.Sou sit la nan satisfè pèfòmans sikwi a, eleman yo ta dwe byen plase, bèl, epi fasil pou teste.Gwosè mekanik tablo a ak kote priz la ta dwe konsidere seryezman tou.

Tan an reta transmisyon nan tè ak interconnect nan sistèm gwo vitès se tou premye faktè yo dwe konsidere nan konsepsyon sistèm.Tan transmisyon sou liy siyal la gen yon gwo enpak sou vitès sistèm jeneral la, espesyalman pou kous ECL gwo vitès.Malgre ke blòk sikwi entegre nan tèt li gen yon gwo vitès, vitès sistèm nan ka redwi anpil akòz ogmantasyon nan tan an reta te pote pa entèrkonèksyon an komen sou plak la anba (apeprè 2ns reta pou chak longè liy 30cm).Tankou rejis chanjman an, se senkronizasyon kontwa sa a kalite senkronizasyon k ap travay pati pi byen plase sou menm tablo ploge nan, paske tan an reta transmisyon nan siyal la revèy nan diferan ploge nan tablo se pa egal, ka fè rejis la chanjman yo pwodwi erè prensipal la, si pa ka mete sou yon tablo, nan senkronizasyon an se plas la kle, soti nan sous la revèy komen nan tablo a ploge nan longè a liy revèy dwe egal.

4.Konsiderasyon pou fil elektrik

Avèk fini OTNI ak konsepsyon rezo fib zetwal, pral gen plis 100MHz + ankadreman ak liy siyal gwo vitès yo dwe fèt nan lavni.

PCB tablo 1