층간 용량이 충분히 크지 않으면 전기장이 보드의 상대적으로 넓은 영역에 분산되어 층간 임피던스가 감소하고 복귀 전류가 최상층으로 다시 흐를 수 있습니다.이 경우, 이 신호에 의해 생성된 필드는 근처의 변화하는 레이어 신호의 필드와 간섭할 수 있습니다.이것은 우리가 전혀 바라던 것이 아닙니다.아쉽게도 0.062인치의 4층 기판에서는 층간 간격이 멀고 층간 용량이 작습니다.
배선이 레이어 1에서 레이어 4로 또는 그 반대로 변경되면 그림과 같은 문제가 발생하게 됩니다.

다이어그램은 신호가 레이어 1에서 레이어 4(빨간색 선)로 추적될 때 반환 전류도 평면(파란색 선)을 변경해야 함을 보여줍니다.신호의 주파수가 충분히 높고 평면이 서로 가깝다면 반환 전류는 접지층과 전력층 사이에 존재하는 층간 용량을 통해 흐를 수 있습니다.그러나 복귀 전류에 대한 직접적인 전도성 연결이 부족하여 복귀 경로가 중단되고, 이 중단을 아래 그림과 같이 평면 간 임피던스로 생각할 수 있습니다.

층간 용량이 충분히 크지 않으면 전기장이 보드의 상대적으로 넓은 영역에 분산되어 층간 임피던스가 감소하고 복귀 전류가 최상층으로 다시 흐를 수 있습니다.이 경우, 이 신호에 의해 생성된 필드는 근처의 변화하는 레이어 신호의 필드와 간섭할 수 있습니다.이것은 우리가 전혀 바라던 것이 아닙니다.불행하게도 0.062인치의 4층 기판에서는 층이 서로 멀리 떨어져 있고(최소 0.020인치) 층간 용량이 작습니다.그 결과, 위에서 설명한 전계 간섭이 발생합니다.이로 인해 신호 무결성 문제가 발생하지는 않지만 확실히 더 많은 EMI가 발생합니다.이것이 캐스케이드를 사용할 때 특히 클럭과 같은 고주파수 신호의 경우 레이어 변경을 피하는 이유입니다.
아래 그림과 같이 반환 전류에 의해 발생하는 임피던스를 줄이기 위해 천이 패스 홀 근처에 디커플링 커패시터를 추가하는 것이 일반적인 관행입니다.그러나 이 디커플링 커패시터는 자체 공진 주파수가 낮기 때문에 VHF 신호에는 효과적이지 않습니다.200~300MHz보다 높은 주파수를 갖는 AC 신호의 경우 디커플링 커패시터를 사용하여 낮은 임피던스 반환 경로를 생성할 수 없습니다.따라서 디커플링 커패시터(200~300MHz 미만)와 더 높은 주파수를 위한 상대적으로 큰 보드 간 커패시터가 필요합니다.

이 문제는 키 신호의 레이어를 변경하지 않음으로써 피할 수 있습니다.그러나 4층 기판의 작은 기판 간 정전 용량은 전력 전송이라는 또 다른 심각한 문제를 야기합니다.클록 디지털 IC에는 일반적으로 큰 과도 전원 전류가 필요합니다.IC 출력의 상승/하강 시간이 감소함에 따라 더 높은 속도로 에너지를 전달해야 합니다.충전 소스를 제공하기 위해 일반적으로 디커플링 커패시터를 각 로직 IC에 매우 가깝게 배치합니다.그러나 문제가 있습니다. 자체 공진 주파수를 넘어서면 디커플링 커패시터가 에너지를 효율적으로 저장하고 전달할 수 없습니다. 왜냐하면 이러한 주파수에서는 커패시터가 인덕터처럼 작동하기 때문입니다.
오늘날 대부분의 IC는 빠른 상승/하강 시간(약 500ps)을 가지므로 디커플링 커패시터보다 자체 공진 주파수가 더 높은 추가 디커플링 구조가 필요합니다.회로 기판의 층간 커패시턴스는 충분한 커패시턴스를 제공할 수 있을 만큼 층이 서로 충분히 가깝다면 효과적인 디커플링 구조가 될 수 있습니다.따라서 일반적으로 사용되는 디커플링 커패시터 외에 우리는 디지털 IC에 과도 전력을 제공하기 위해 밀접하게 배치된 전원 레이어와 접지 레이어를 사용하는 것을 선호합니다.
일반적인 회로 기판 제조 공정으로 인해 일반적으로 4층 기판의 두 번째 층과 세 번째 층 사이에 얇은 절연체가 없다는 점에 유의하십시오.두 번째와 세 번째 레이어 사이에 얇은 절연체가 있는 4레이어 보드는 기존 4레이어 보드보다 비용이 훨씬 더 비쌉니다.