जर इंटरलेयर कॅपेसिटन्स पुरेसे मोठे नसेल, तर विद्युत क्षेत्र बोर्डच्या तुलनेने मोठ्या क्षेत्रावर वितरित केले जाईल, जेणेकरून इंटरलेयर प्रतिबाधा कमी होईल आणि परत येणारा प्रवाह वरच्या थराकडे परत येऊ शकेल. या प्रकरणात, या सिग्नलद्वारे निर्माण होणारे क्षेत्र जवळच्या बदलत्या थर सिग्नलच्या क्षेत्रात व्यत्यय आणू शकते. हे आम्हाला अजिबात अपेक्षित नव्हते. दुर्दैवाने, ०.०६२ इंचांच्या ४-लेयर बोर्डवर, थर एकमेकांपासून खूप दूर आहेत आणि इंटरलेयर कॅपेसिटन्स लहान आहे.
जेव्हा वायरिंग लेयर १ वरून लेयर ४ मध्ये बदलते किंवा उलट होते, तेव्हा ही समस्या चित्रात दाखवली जाईल.

आकृती दर्शवते की जेव्हा सिग्नल लेयर १ पासून लेयर ४ (लाल रेषा) पर्यंत ट्रॅक करतो, तेव्हा रिटर्न करंट देखील प्लेन (निळी रेषा) बदलला पाहिजे. जर सिग्नलची वारंवारता पुरेशी जास्त असेल आणि प्लेन एकमेकांच्या जवळ असतील, तर रिटर्न करंट ग्राउंड लेयर आणि पॉवर लेयर दरम्यान असलेल्या इंटरलेयर कॅपेसिटन्समधून वाहू शकतो. तथापि, रिटर्न करंटसाठी थेट वाहक कनेक्शन नसल्यामुळे, रिटर्न मार्ग व्यत्यय आणला जातो आणि आपण या व्यत्ययाला खालील चित्रात दाखवलेल्या प्लेनमधील प्रतिबाधा म्हणून विचार करू शकतो.

जर इंटरलेयर कॅपेसिटन्स पुरेसे मोठे नसेल, तर विद्युत क्षेत्र बोर्डच्या तुलनेने मोठ्या क्षेत्रावर वितरित केले जाईल, जेणेकरून इंटरलेयर इम्पेडन्स कमी होईल आणि रिटर्न करंट वरच्या थराकडे परत येऊ शकेल. या प्रकरणात, या सिग्नलद्वारे निर्माण होणारे क्षेत्र जवळच्या बदलणाऱ्या थर सिग्नलच्या क्षेत्रात व्यत्यय आणू शकते. आम्हाला अशी अपेक्षा नव्हती. दुर्दैवाने, ०.०६२ इंचांच्या ४-लेयर बोर्डवर, थर एकमेकांपासून खूप दूर असतात (किमान ०.०२० इंच), आणि इंटरलेयर कॅपेसिटन्स लहान असतो. परिणामी, वर वर्णन केलेले विद्युत क्षेत्र हस्तक्षेप होते. यामुळे सिग्नल अखंडतेच्या समस्या उद्भवू शकत नाहीत, परंतु ते निश्चितच अधिक EMI निर्माण करेल. म्हणूनच, कॅस्केड वापरताना, आम्ही थर बदलणे टाळतो, विशेषतः घड्याळांसारख्या उच्च वारंवारता सिग्नलसाठी.
खालील चित्रात दाखवल्याप्रमाणे रिटर्न करंटमुळे येणारा प्रतिबाधा कमी करण्यासाठी ट्रांझिशन पास होलजवळ डीकपलिंग कॅपेसिटर जोडणे ही सामान्य पद्धत आहे. तथापि, कमी स्व-अनुनाद वारंवारता असल्यामुळे हे डीकपलिंग कॅपेसिटर VHF सिग्नलसाठी कुचकामी आहे. २००-३०० MHz पेक्षा जास्त फ्रिक्वेन्सी असलेल्या AC सिग्नलसाठी, कमी-प्रतिबाधा परतीचा मार्ग तयार करण्यासाठी आम्ही डीकपलिंग कॅपेसिटरवर अवलंबून राहू शकत नाही. म्हणून, आम्हाला उच्च फ्रिक्वेन्सीसाठी डीकपलिंग कॅपेसिटर (२००-३०० MHz पेक्षा कमी) आणि तुलनेने मोठे इंटरबोर्ड कॅपेसिटर आवश्यक आहे.

की सिग्नलचा थर न बदलल्याने ही समस्या टाळता येते. तथापि, चार-स्तरीय बोर्डच्या लहान इंटरबोर्ड कॅपेसिटन्समुळे आणखी एक गंभीर समस्या उद्भवते: पॉवर ट्रान्समिशन. क्लॉक डिजिटल आयसींना सामान्यतः मोठ्या क्षणिक वीज पुरवठा करंटची आवश्यकता असते. आयसी आउटपुटचा वाढ/पतन वेळ कमी होत असताना, आपल्याला जास्त दराने ऊर्जा वितरित करावी लागते. चार्ज स्रोत प्रदान करण्यासाठी, आपण सहसा प्रत्येक लॉजिक आयसीच्या अगदी जवळ डीकपलिंग कॅपेसिटर ठेवतो. तथापि, एक समस्या आहे: जेव्हा आपण स्वयं-रेझोनंट फ्रिक्वेन्सीच्या पलीकडे जातो तेव्हा डीकपलिंग कॅपेसिटर कार्यक्षमतेने ऊर्जा साठवू आणि हस्तांतरित करू शकत नाहीत, कारण या फ्रिक्वेन्सीवर कॅपेसिटर इंडक्टरसारखे कार्य करेल.
आजकाल बहुतेक आयसीमध्ये जलद वाढ/पतन वेळ (सुमारे ५०० पीएस) असल्याने, आपल्याला डीकपलिंग कॅपेसिटरपेक्षा जास्त स्व-रेझोनंट फ्रिक्वेन्सी असलेली अतिरिक्त डीकपलिंग स्ट्रक्चरची आवश्यकता आहे. सर्किट बोर्डची इंटरलेयर कॅपेसिटन्स ही एक प्रभावी डीकपलिंग स्ट्रक्चर असू शकते, जर थर एकमेकांच्या जवळ असतील तर पुरेशी कॅपेसिटन्स प्रदान होईल. म्हणून, सामान्यतः वापरल्या जाणाऱ्या डीकपलिंग कॅपेसिटर्स व्यतिरिक्त, आम्ही डिजिटल आयसींना क्षणिक पॉवर प्रदान करण्यासाठी जवळच्या अंतरावर असलेल्या पॉवर लेयर्स आणि ग्राउंड लेयर्स वापरण्यास प्राधान्य देतो.
कृपया लक्षात घ्या की सामान्य सर्किट बोर्ड उत्पादन प्रक्रियेमुळे, आमच्याकडे सहसा चार-स्तरीय बोर्डच्या दुसऱ्या आणि तिसऱ्या थरांमध्ये पातळ इन्सुलेटर नसतात. दुसऱ्या आणि तिसऱ्या थरांमध्ये पातळ इन्सुलेटर असलेल्या चार-स्तरीय बोर्डची किंमत पारंपारिक चार-स्तरीय बोर्डपेक्षा खूप जास्त असू शकते.