Was ist der Flying-Probe-Test der Leiterplatte? Was bewirkt er? Dieser Artikel gibt Ihnen eine detaillierte Beschreibung des Flying-Probe-Tests der Leiterplatte sowie das Prinzip des Flying-Probe-Tests und die Faktoren, die zur Verstopfung des Lochs führen. Vorhanden.
Das Prinzip des Flying-Probe-Tests für Leiterplatten ist sehr einfach. Es werden lediglich zwei Sonden benötigt, die sich x, y und z bewegen, um die beiden Endpunkte jeder Schaltung einzeln zu testen. Zusätzliche teure Vorrichtungen sind daher nicht erforderlich. Da es sich jedoch um einen Endpunkttest handelt, ist die Testgeschwindigkeit extrem niedrig (ca. 10–40 Punkte/s). Daher eignet sich dieser Test besser für Muster und Kleinserienfertigung. Hinsichtlich der Testdichte kann der Flying-Probe-Test auf Leiterplatten mit sehr hoher Dichte, wie z. B. MCM, angewendet werden.
Das Prinzip des Flying-Probe-Testers: Er verwendet 4 Sonden, um Hochspannungsisolations- und Niederwiderstands-Durchgangstests (Testen auf Unterbrechung und Kurzschluss des Stromkreises) auf der Leiterplatte durchzuführen, solange die Testdatei aus dem Kundenmanuskript und unserem technischen Manuskript besteht.
Es gibt vier Gründe für Kurzschlüsse und Unterbrechungen nach dem Test:
1. Kundendateien: Die Testmaschine kann nur zum Vergleich, nicht zur Analyse verwendet werden
2. Produktionslinienproduktion: Leiterplattenverzug, Lötmaske, unregelmäßige Zeichen
3. Prozessdatenkonvertierung: Unser Unternehmen übernimmt den technischen Entwurfstest, einige Daten (via) des technischen Entwurfs werden weggelassen
4. Gerätefaktor: Software- und Hardwareprobleme
Als Sie die von uns getestete und den Patch bestandene Platine erhielten, stießen Sie auf einen Via-Hole-Fehler. Ich weiß nicht, was zu dem Missverständnis führte, dass wir sie nicht testen und versenden konnten. Tatsächlich gibt es viele Gründe für den Via-Hole-Fehler.
Dafür gibt es vier Gründe:
1. Bohrfehler: Die Platte besteht aus Epoxidharz und Glasfaser. Nach dem Bohren verbleibt Staub im Loch, der nicht gereinigt wird, und das Kupfer kann nach dem Aushärten nicht versenkt werden. In diesem Fall führen wir in der Regel einen Nadelflugtest durch. Die Verbindung wird getestet.
2. Defekte durch Kupferabsenkung: Die Kupferabsenkzeit ist zu kurz, das Kupferloch ist nicht voll und das Kupferloch ist beim Schmelzen des Zinns nicht voll, was zu schlechten Bedingungen führt. (Bei der chemischen Kupferfällung treten Probleme beim Entfernen von Schlacke, alkalischer Entfettung, Mikroätzen, Aktivieren, Beschleunigen und Kupferabsenken auf, z. B. unvollständige Entwicklung, übermäßiges Ätzen und nicht sauberes Auswaschen der Restflüssigkeit im Loch. Der spezifische Link ist eine spezifische Analyse.)
3. Die Durchkontaktierungen der Leiterplatte benötigen zu viel Strom, und die Notwendigkeit, das Kupfer der Löcher zu verdicken, wird nicht im Voraus angekündigt. Nach dem Einschalten ist der Strom zu hoch, um das Kupfer der Löcher zu schmelzen. Dieses Problem tritt häufig auf. Der theoretische Strom ist nicht proportional zum tatsächlichen Strom. Infolgedessen schmolz das Kupfer der Löcher direkt nach dem Einschalten, wodurch die Durchkontaktierung blockiert wurde und fälschlicherweise als nicht getestet galt.
4. Defekte, die durch die Qualität und Technologie der SMT-Zinnung verursacht werden: Die Verweilzeit im Zinnofen während des Schweißens ist zu lang, wodurch das Kupfer schmilzt und Defekte entstehen. Unerfahrene Partner sind hinsichtlich der Prüfzeit nicht sehr präzise in der Materialbeurteilung. Bei hohen Temperaturen entstehen Materialfehler, die zum Schmelzen des Kupfers und damit zu Defekten führen. Grundsätzlich kann die aktuelle Leiterplattenfabrik den Flying-Probe-Test für den Prototyp durchführen. Wenn die Platte also zu 100 % einem Flying-Probe-Test unterzogen wird, werden Probleme bei der Leiterplattenübergabe vermieden. Die obige Analyse des Flying-Probe-Tests der Leiterplatte soll Ihnen helfen.